半導体 集積回路 設計 開発 輸出入 販売 加工 電子部品

上へ戻る

Lattice Semiconductor Corporation - ラティス社

Lattice Semiconductor Corporation

会社概要

会社名 Lattice Semiconductor Corporation
設立 1983年
本社所在地 5555N.E.Moore Court Hillsboro,Oregon USA 97124-6421
売上規模 2.2億 USドル
従業員数 753名
URL http://www.latticesemi.co.jp/index.cfm/
サポートページ入口

ラインナップ

  • FPGA(SERDES内蔵、低消費電力、低価格FPGA)
    FPGA_01画像LatticeECP3ファミリはラティス社における第三世代の高価値FPGAで、SERDES搭載 FPGAとしては業界最少の消費電力と低価格でご提供します。LatticeECP3 FPGAファミリは複数プロトコル対応で3.2Gbps SERDES、DDR3メモリインターフェイス、高機能乗算器、大規模メモリを内蔵し、最大149K LUTの論理規模までのラインアップをご用意致しております。HD-SDI、PCI-Express、SRIO、GbEなどを実現することが可能で、SERDESを集積した競合他社の FPGAに比べて消費電力と価格を大幅に削減します。LatticeECP3ファミリは富士通(株)の先進65nmローパワー・テクノロジで製造されます。
     
     
  • FPGA(外付けROM不要 1chipFPGA)
    FPGA_02画像LatticeECP3ファミリはラティス社における第三世代の高価値FPGAで、SERDES搭載 FPGAとしては業界最少の消費電力と低価格でご提供します。LatticeECP3 FPGAファミリは複数プロトコル対応で3.2Gbps SERDES、DDR3メモリインターフェイス、高機能乗算器、大規模メモリを内蔵し、最大149K LUTの論理規模までのラインアップをご用意致しております。HD-SDI、PCI-Express、SRIO、GbEなどを実現することが可能で、SERDESを集積した競合他社の FPGAに比べて消費電力と価格を大幅に削減します。LatticeECP3ファミリは富士通(株)の先進65nmローパワー・テクノロジで製造されます。
     
     
  • MachXO
    FPGA_02画像MachXOファミリはCPLDとFPGAの両方の特徴を組み合わせ、従来CPLDまたは低容量のFPGAでしか実現できなかったアプリケーションに最適です。MachXOはPLL、組み込みメモリなどCPLDには搭載されていない様々な機能を備えています。
     
     
     
     
     
     
     
  • CPLD
    CPLD_01画像進化し続けるLattice CPLD。今までのCPLDの既成概念を打ち破る斬新なアーキテクチャで、高性能のデバイスを、リーズナブルなプライスで提供しています。これまでのMach4000シリーズより更に低価格・低消費電力・小型パッケージを持つMach4000ZEを加えCPLDのスタンダードは間違いなくラティス社がリードしています。
     
     
     
     
     
  • ispPAC POWR / ispCLOCK
    業界初の高性能インシステム・プログラマブル・アナログICであるispPACデバイス。その中の新ラインナップがこの2つのデバイスです。ispPAC POWRは電源監視とシーケンス制御をワンチップでプログラマブルに実現。FPGAを多用する基板において、コンフィグレーション時に過渡的に流れる大電流を制御することが可能です。ispCLOCK は基板上に複数存在する各種類のクロック信号を一括で管理。高速クロックにおけるスキュー問題を解決します。またLVDSなどの差動信号にも対応。基板上のバッファの数を低減するのに役立ちます。いずれもGUIベースの操作性に優れた無償のデザインツールでご設計いただけます。
     
ispPAC_01画像
ispPAK_02画像